客户背景与痛点
某高校科研团队计划开发一款面向多源融合边缘计算场景的高能效AI芯片，需基于22nm Ultra-low leakage工艺实现极低功耗与较高频率的PLL性能。团队在先进工艺流片资源协调、PLL IP集成与功耗控制等方面存在经验不足，亟需具备22nm MPW服务能力和高性能IP集成经验的合作伙伴。
Foundry Link解决方案：先进工艺与高精度PLL的精准集成
1. 22nm超低功耗工艺与MPW资源高效匹配
Foundry Link为客户精准提供22nm Logic Ultra-low leakage工艺MPW流片服务，协调2个seat资源并严格控制总面积为12mm²以内。依托与晶圆厂的深度合作，确保每两月一次的MPW班车机会，并在数据交付后3个月内完成全部裸片回收，最终交付超过100颗合格芯片。
2. 高性能PLL IP集成与时钟优化
针对PLL输出频率≥400MHz、抖动＜4ps RMS、锁定时间＜20us的严苛要求，Foundry Link提供经过硅验证的PLL IP核，并结合客户AI芯片结构进行时钟树综合与电源域优化，在超低泄漏工艺中实现高性能与低功耗的协同设计。
3. 全流程技术支持与进度保障
从RTL到GDSII提供完整设计支持，包括时序约束、信号完整性分析、低功耗验证等，协助团队高效完成芯片集成。通过严格的DRC/LVS验证和Foundry协同检查，确保流片高成功率。
成果与客户反馈
流片一次成功：芯片功能、功耗和PLL性能全面达标，良率超预期；
周期严格把控：自数据提交至芯片返回全程未超过3个月，完美匹配科研项目节点；
客户评价：
“Foundry Link在22nm先进工艺和MPW流程方面表现出卓越能力，PLL性能完全满足我们多源融合AI芯片的严苛要求。其高效的项目执行力和专业的技术支持为课题组节省了大量时间与资源。”
核心竞争力
先进工艺成熟经验：具备22nm及以下超低功耗工艺成功流片案例，精通MPW资源协调与面积优化；
高性能IP集成能力：提供经过硅验证的PLL、Memory等IP资源，支持高性能、低抖动时钟设计；
高校科研项目深度协同：熟悉科研机构流程与需求，提供设计优化与快速迭代支持；
全流程进度保障：与全球主流Foundry紧密合作，确保MPW班车周期和制造交付时效。
Foundry Link 始终专注于为客户提供高可靠性、高性价比的芯片流片服务，在工业控制、汽车电子、人工智能等领域已助力多家客户实现复杂芯片的成功量产。
